数字电路设计自动化之测试综合:衔接前端和后端设计的EDA技术

发布人:江志英发布时间:2020-05-24浏览次数:14

报告时间:  202052614:00

报告形式:  网络直播 https://meeting.tencent.com/s/LYMYVcTq2V7l

报告人:    李华伟 中科院计算所研究员

报告人简介李华伟,中科院计算所研究员,博士生导师。担任中国计算机学会(CCF) 集成电路设计专业组秘书长,中国计量测试学会集成电路测试专委副主任兼秘书长;担任《IEEE Transaction on VLSI Systems》、《计算机辅助设计与图形学学报》、《计算机研究与发展》编委。曾任CCF容错计算专委主任,CCF理事。主要从事集成电路测试验证、可靠性设计、设计自动化、近似计算与智能计算研究,发表学术论文200余篇,授权发明专利29项。研究成果荣获国家技术发明二等奖、北京市科技一等奖、中国质量技术一等奖等多个奖项。

报告摘要:  在芯片制造过程中,材料的不纯和缺陷、设备的不完善、工艺的不稳定性以及设计的问题等等都是引起故障的原因,芯片制造出来后每一片芯片都要进行测试,为了使测试达到高故障覆盖率以保障芯片质量,必须在芯片设计阶段添加辅助测试的电路,又称为测试综合。测试综合处于电路设计自动化(EDA)工具链的中间环节,一般在前端设计初步完成之后介入,确定可测试性设计方案,在验证通过的网表上进行测试综合,并评估测试覆盖率;完成测试综合之后进行后端的物理设计,物理设计在布局布线过程中会对测试电路进行调整,需要返回网表进行进一步的测试电路的验证、生成最终用于芯片测试、确保故障覆盖率目标的测试向量集。本报告首先介绍测试综合EDA的基础知识、关键技术,然后介绍中科院计算所在该领域的相关研究基础,并选取两个代表性工作介绍我们在经典难题和热点问题两个方面开展的前沿研究工作。